60188- 606 K. YAMAMOTO June 25, 2003.

日本 国 特 許 JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月 2日

出願番号

Application Number:

特願2002-193042

[ST.10/C]:

[JP2002-193042]

出 願 人
Applicant(s):

松下電器産業株式会社

2003年 4月18日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-193042

【書類名】 特許願

【整理番号】 2926440020

【提出日】 平成14年 7月 2日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 山本 和彦

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100097445

【弁理士】

【氏名又は名称】 岩橋 文雄

【選任した代理人】

【識別番号】 100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】 100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

特2002-193042

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9809938

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 高誘電体金属酸化膜をゲート絶縁膜とする半導体装置であって、ゲート絶縁膜の構成が、ジルコニウムシリケート膜、ジルコニウム酸化膜、高誘電体金属酸化膜の積層構造である半導体装置。

【請求項2】 前記高誘電体金属酸化膜は、ハフニウム酸化膜、ハフニウムシリケート膜、またはハフニウムアルミネート膜である請求項1に記載の半導体装置。

【請求項3】 シリコン領域上にジルコニウム金属を堆積する工程と、前記ジルコニウム金属上に高誘電体金属酸化膜を堆積する工程と、前記高誘電体金属酸化膜上に形成した金属膜をパターニングして電極構造を形成する工程を含む半導体装置の製造方法。

【請求項4】 さらに前記ジルコニウム金属と高誘電体金属酸化膜を熱処理する工程を含む半導体装置の製造方法。

【請求項5】 前記高誘電体金属酸化膜は、ハフニウム酸化膜、ハフニウムシリケート膜、またはハフニウムアルミネート膜である請求項3記載の半導体装置の製造方法。

【請求項6】 前記シリコン領域上にシリコン窒化膜を形成する工程を含み、前記工程は、アンモニア雰囲気中での熱処理、もしくはアンモニアプラズマ雰囲気中での熱処理である請求項3に記載の半導体装置の製造方法。

【請求項7】 前記ジルコニウム金属の堆積はスパッタ法、もしくはCVD法を用いる請求項3記載の半導体装置の製造方法。

【請求項8】 前記高誘電体金属酸化膜の堆積はスパッタ法、もしくはCVD 法を用いる請求項3記載の半導体装置の製造方法。

【請求項9】 前記高誘電体金属酸化膜の熱処理は、プラズマもしくは紫外線 照射した酸素、オゾン、窒化酸素のいずれか一つを含む請求項3記載の半導体装 置の製造方法。

【請求項10】 前記高誘電体金属酸化膜の熱処理は、窒素、酸素、窒化酸素

、アルゴン、水素のいずれか一つを含む請求項3記載の半導体装置の製造方法。

【請求項11】 高誘電体金属酸化膜をゲート絶縁膜とする半導体装置であって、ゲート絶縁膜は、シリコン領域側から、相対的に吸酸素性の高い金属の酸化膜と、相対的に吸酸素性の低い金属の酸化膜との積層構造である、半導体装置。

【請求項12】 シリコン領域上に、相対的に吸酸素性の高い金属を堆積する工程と、前記相対的に吸酸素性の高い金属の上に、相対的に吸酸素性の低い金属の酸化膜を堆積する工程と、前記相対的に吸酸素性の低い金属の酸化膜上に形成した金属膜をパターニングして電極構造を形成する工程を含む半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体装置の製造方法に係り、詳しくは高誘電体ゲート絶縁膜を有するMISFETおよびMISキャパシタの製造方法に関する。

[0002]

【従来の技術】

シリコン酸化膜系ゲート絶縁膜の形成は、基板であるシリコンウエハを直接酸化することでシリコン酸化膜を得ている。高誘電体膜では基板中に高誘電体膜の金属材料が含まれていないので、単純にシリコン基板を酸化させて形成するという手法を使うことができず、したがって、基板上にCVD法、スパッタ法、分子線エピタキシー法、レーザーアブレーション法などの手法により高誘電体膜を堆積させて形成する方法が用いられる。特に堆積方法の中でもスパッタ法は、原料として単体の金属ターゲットを使用するので、CVD法のように有機物や水などの不純物が混入しにくく、かつ堆積膜も緻密なので、電気的な特性に優れているという特徴がある(例えば、IEDM1999、P133)。

[0003]

しかし高誘電体金属酸化膜のスパッタ堆積では、金属酸化膜ターゲットをアルゴン雰囲気中でスパッタリングするか、金属ターゲットをアルゴンと酸素雰囲気中でスパッタリングする。いずれにせよ金属酸化膜のスパッタ堆積過程において

は、活性化した酸化種が、金属酸化膜の堆積と同時に下層のシリコン基板も酸化してしまう。シリコン基板が酸化されれば、高誘電率の金属酸化膜の下層に低誘電率のシリコン酸化膜が形成されるので、キャパシタ全体の容量値は低下してしまう。したがって高誘電体金属酸化膜のスパッタ堆積においては、活性酸素によるシリコン基板の酸化を抑制することが必要である。

[0004]

そこでシリコン基板の酸化を抑制するために、例えばIEDM1999-P133では、高誘電体金属酸化膜の下層に同種の金属を先に堆積しておく方法や、例えばECS、Let.4,F18,2001では、高誘電体金属酸化膜の下層に低酸素組成の金属酸化膜層を堆積しておくことが提案されている。高誘電体金属酸化膜層とシリコン基板の間に金属層もしくは低酸素濃度の金属酸化膜層を堆積しておくことによって拡散してきた酸素を吸収し、シリコン基板の酸化を抑制するという方法である。

[0005]

【発明が解決しようとする課題】

しかしながら、堆積過程における金属層は酸素吸収層として有用であっても、 逆に酸化が不十分であれば金属酸化膜中に酸素欠損を形成してしまうことになる 。金属酸化膜中に酸素欠損があれば、金属のダングリングボンドができるため、 キャパシタのリーク電流の増加や、フラットバンド電圧、閾値電圧の調整が困難 になってしまう。したがって下層に堆積する金属層膜厚の設定値は、シリコン基 板の酸化を抑制できる膜厚で、かつ最終的に金属成分が残留しない最小の膜厚と いう、厳密な条件設定が要求される。

[0006]

またスパッタ法以外でも同様な課題が発生する。例えばCVD法による金属酸化膜の堆積でもシリコン基板の酸化を抑制しなければならない。一般に金属酸化膜のCVD堆積は酸化雰囲気中で行うため、堆積過程でシリコン基板が酸化される。ただしスパッタ法に比べて活性酸素が少ないため、シリコン基板の酸化は少ないが、容量値の減少は同じである。したがってシリコン基板が酸素雰囲気に曝される堆積方法では、シリコン基板の酸化を回避することが困難で、金属酸化膜

の堆積では本質的な課題である。

[0007]

本発明は、高誘電体金属酸化膜層の形成において、シリコン基板の酸化を抑制 しつつ、かつ高誘電体金属酸化膜中の金属成分を残留させない半導体装置とその 製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

本発明の半導体装置は、ゲート絶縁膜の構成が、ジルコニウムシリケート膜、ジルコニウム酸化膜、高誘電体金属酸化膜の積層構造である。また本発明の半導体装置の製造方法は、シリコン領域上にジルコニウム金属を堆積する工程と、高誘電体金属酸化膜を堆積する工程と、ジルコニウム金属と高誘電体金属酸化膜を熱処理する工程と上部電極となる金属膜を形成する工程と、上部電極をパターニングして電極構造を形成する工程を含む。

[0009]

本発明によれば、シリコン基板と高誘電体膜に挟まれたジルコニウム金属層は、酸化雰囲気でのスパッタもしくはCVD堆積、及び高誘電体膜形成後の熱処理の際に、酸素が透過してきてもジルコニウム酸化膜となり、さらにシリコン基板とジルコニウム金属は相互拡散と同時に酸化され界面にジルコニウムシリケート層が形成される。このとき酸化した酸化種はジルコニウム酸化膜とジルコニウムシリケート膜の酸化に消費され、シリコン基板自体は酸化されにくく、容量値の減少を抑制できる。またジルコニウム金属は、ハフニウム金属に比べて吸酸素性が高いために、下層にハフニウム金属を堆積した場合に比べてよりシリコン基板の酸化を抑制することができる。その結果、容量値が増大し、シリコン酸化膜換算膜厚を薄くすることができる。さらにジルコニウム原子はハフニウム原子よりも原子半径が小さいため膜中を拡散し易く、ハフニウム酸化膜中に拡散したジルコニウムは、ハフニウム酸化膜中の欠陥を補償する。この結果、ハフニウム酸化膜のリーク電流密度を減少することができる。

[0010]

以上の理由から、本発明によれば、高誘電体金属酸化膜ゲート絶縁膜において

、スパッタ法においてもCVD法においても、シリコン酸化膜換算膜厚の薄膜化とリーク電流の減少が実現できる半導体装置およびその製造方法を提供できる。

[0011]

【発明の実施の形態】

(実施の形態)

本発明の半導体素子の製造方法について図を用いて説明する。

[0012]

まず、図1(a)に示すように、シリコン基板101に、素子分離絶縁膜(STI)102を形成し、活性領域と非活性領域に分離する。素子分離絶縁膜102を形成した後の活性領域表面には、自然酸化膜103が形成されている。

[0013]

次に、図1(b)に示すように、自然酸化膜103を除去し、水素終端された 清浄なシリコン表面を得るために、希釈フッ酸(例えば、HF:H₂O=1:2 00)を用いてエッチング除去した後、純水を用いて水洗し、窒素ブローなどに より乾燥させ、活性領域のシリコン基板101の表面を露出させる。乾燥方法は 純水をイソプロピルアルコールで置換した後、減圧雰囲気で乾燥させてもよい。

[0014]

次に、図1(c)に示すように、アンモニア雰囲気中で急速熱処理を行い、シリコン基板101を窒化させてシリコン窒化膜104を形成する。この実施の形態では、シリコン窒化膜104の膜厚は1nm以下に形成した。急速熱処理によるシリコン窒化膜の形成条件は、温度600℃、時間30秒、圧力1×10⁵Pa以下とした。本実施の形態では急速熱処理で行っているが、炉を用いても構わない。あるいはプラズマ窒化を行っても構わない。本実施の形態ではシリコン窒化膜を形成しているが、シリコン酸窒化膜でも構わない。このシリコン窒化膜104の役割は、シリコン基板101とシリコン基板101上に堆積する膜との反応を抑制するためで、界面におけるシリコン酸化膜の形成を抑制する。

[0015]

次に、図1(d)に示すように、スパッタ法などを用いてジルコニウム金属105を形成する。ジルコニウム金属105の膜厚は3nm以下とする。ジルコニ

ウム金属105のスパッタ条件は、スパッタターゲットとして金属ジルコニウムを使用し、チャンバー圧力0.4kPa、スパッタ電力100W、アルゴン流量 20m1/minのDCスパッタ法などを用いた。なお、本実施の形態ではDC スパッタ法を示したが、マグネトロンスパッタ法など、他の形式でも構わない。

[0016]

また、CVD法で堆積しても構わない。CVD法による堆積の場合、例えば、 テトラキスジエチルアミノジルコニウムを含み、かつ、酸素を含まない原料ガス を用いて、チャンバー圧力30Pa、堆積温度は400℃程度で熱CVD法など によりジルコニウム金属105を堆積することができる。

[0017]

またジルコニウム金属105はジルコニウム窒化膜でも構わない。ジルコニウム窒化膜の堆積方法は、スパッタ法ではアルゴンと窒素の混合雰囲気中で反応性スパッタリングして作製できる。CVD法ではテトラキスジエチルアミノジルコニウムを含み、かつ、酸素を含まない原料ガスを用いて成膜するか、ジルコニウム金属を堆積後、窒素、もしくはアンモニアで熱処理することで作製できる。いずれにせよ、ジルコニウム金属105は実質的に酸素を含まない膜であることが重要である。

[0018]

次に、図2(e)に示すように、スパッタ法などを用いて、ハフニウム酸化膜106を形成する。ハフニウム酸化膜106の膜厚は10nm以下とする。ハフニウム酸化膜106のスパッタ条件は、スパッタターゲットとして金属ハフニウムを使用し、チャンバー圧力0.4kPa、スパッタ電力200W、アルゴン流量10m1/min、酸素流量10m1/minのDC反応性スパッタ法などを用いた。スパッタターゲットとしてハフニウム酸化膜を使用し、アルゴン雰囲気中でスパッタ堆積しても構わない。なお、本実施の形態ではDCスパッタ法を示したが、マグネトロンスパッタ法など、他の形式でも構わない。また、CVD法で堆積しても構わない。

[0019]

CVD法による堆積の場合、ハフニウムを含有する有機金属原料、例えば、テ

トラキスターシャリブチルハフニウム、テトラキス-1、1、ジメチル-2プロポキシハフニウム、テトラキスジエチルアミノハフニウム、テトラキスジメチルアミノハフニウムでも、これらの混合物でも構わない。ハフニウムを含有するハロゲン化物原料でも構わない。これらのハフニウムを含有する原料ガスを用いて、チャンバー圧力30Pa、堆積温度は400℃程度で熱CVD法などによりハフニウム酸化膜106を堆積することができる。なお、ジルコニウム金属105、ハフニウム酸化膜106の形成は、同一チャンバーを用いて連続的に成膜しても良いし、一旦大気開放しても搬送し、別チャンバーで行っても構わない。あるいは真空搬送して、別チャンバーで行っても構わない。

[0020]

このハフニウム酸化膜106の堆積時に、導入された酸素はハフニウム酸化膜106を拡散してジルコニウム金属105に達する。この結果、ジルコニウム金属105の一部は酸化されてジルコニウム酸化膜107となる。さらにシリコン窒化膜104の一部とジルコニウム金属105は相互拡散してジルコニウムシリケート膜108も形成される。

[0021]

次に図2(f)に示すように、ハフニウム酸化膜106、ジルコニウム酸化膜107、ジルコニウムシリケート108を窒素雰囲気中で熱処理し、不純物を加熱除去すると同時に膜の緻密化を実施する。熱処理の条件は温度400℃以上、時間30秒以上とする。これは、不純物の脱離温度が400℃以上であるため、熱処理は400℃以上の温度が必要だからである。本実施の形態では急速熱処理で行っているが、炉を用いて熱処理を行っても構わない。またリモートプラズマ酸化処理や紫外線照射など活性酸素を用いて行っても構わない。

[0022]

さらに緻密化熱処理時に酸素がシリコン基板101に向かって拡散するが、ハフニウム酸化膜106の下層にジルコニウム金属105が存在するためシリコン基板101まで拡散しない。しかし、ジルコニウム金属105にはハフニウム酸化膜の堆積、緻密化熱処理の各工程で酸素が拡散し、ジルコニウム金属105は完全に酸化されてジルコニウム酸化膜107となる。その結果、堆積したハフニ

ウム酸化膜106、酸化されて形成されたジルコニウム酸化膜107、拡散で形成されたジルコニウムシリケート膜108の積層構造となる。

[0023]

次に、図2(g)に示すように、CVD法によりチタン窒化膜109を堆積する。膜厚は30nm以上100nm以下である。チタン窒化膜109の堆積条件は、堆積温度650℃、圧力30Pa、原料ガスは四塩化チタン、アンモニアなどを用いる。四塩化チタン流量は20ml/min、アンモニア流量は400ml/min、四塩化チタンのキャリア窒素ガス流量は50ml/minとした。

[0024]

なお、ハフニウム酸化膜106の堆積後に熱処理を行うことなくチタン窒化膜 109を堆積したのち、熱処理を行ってもよい。この場合、ハフニウム酸化膜1 06とチタン窒化膜109とは同一チャンバーを用いて連続的に成膜しても良い し、一旦大気開放しても搬送し、別チャンバーで行っても構わない。あるいは真 空搬送して、別チャンバーで行っても構わない。なおチタン窒化膜の堆積方法は CVD法を示したが、スパッタ法でも構わない。さらに、実施の形態ではチタン 窒化膜を挙げたが、導電性材料であれば他の材料でも構わない。

[0025]

次に、図3(h)に示すように、公知のフォトレジスト工程によりゲート電極 をパターニングし、ドライエッチング工程によってゲートキャパシタ構造を形成 する。

[0026]

最後に、図3(i)に示すように、低濃度不純物拡散層を形成し、サイドウオール110を形成し、ソース/ドレインとなる高濃度不純物拡散層(不図示)を形成するなど通常のMIS型トランジスタの製造プロセスに従って、ゲート電極に高誘電体ゲート絶縁膜を有するMIS型トランジスタが完成する。

[0027]

このように、本発明に係る半導体装置は、シリコン窒化膜104が形成されたシリコン基板101の上に、ジルコニウムシリケート膜108、ジルコニウム酸化膜107、ハフニウム酸化膜106と、ゲート電極とが形成されている。

8

[0028]

本実施の形態によれば、ハフニウム酸化膜堆積前にあらかじめジルコニウム金属を堆積しておくので、ハフニウム酸化膜堆積時に酸化種が供給されても、拡散する酸素はシリコン基板に達する前にジルコニウム金属の酸化に消費され、シリコン基板が酸化されることはない。シリコン基板が酸化されなければキャパシタの容量値が低下することはない。ジルコニウム金属は、ハフニウム金属に比べて吸酸素性が高いので、ハフニウム金属を前堆積する場合に比べてシリコン基板の酸化が抑制されやすく、より容量値の低下が少ない。さらに高い吸酸素性により膜中の金属ダングリングボンドを酸素終端しやすいので、電荷トラップを形成しにくく、リーク電流を低減できる。ジルコニウム金属はハフニウム金属に比べて原子半径が小さいので、ハフニウム酸化膜中に拡散して、ハフニウム酸化膜中の欠陥(ダングリングボンド)を終端して電荷トラップを修復し、リーク電流を小さくできる。ハフニウム酸化膜とジルコニウム酸化膜は、同属元素で、同一結晶系であるので積層構造としても、膜質を劣化させることはない。

[0029]

【発明の効果】

本発明の半導体装置及び半導体装置の製造方法は、吸酸素性の高いジルコニウム金属をハフニウム酸化膜の形成前に堆積しておくので、ハフニウム酸化膜の堆積及び熱処理によって酸素が導入されてもジルコニウム金属が酸化されるのみで、シリコン基板は酸化されない。シリコン酸化膜が形成されなければ誘電率が低下することはなく、薄いシリコン酸化膜換算膜厚を得ることができる。

[0030]

また原子半径の小さなジルコニウム金属が、ハフニウム酸化膜中に拡散するので、ハフニウム酸化膜中のダングリングポンドが終端されてリーク電流が減少できる。

【図面の簡単な説明】

【図1】

本発明の実施の形態の半導体装置の製造方法を示す工程断面図

【図2】


特2002-193042

- 本発明の実施の形態の半導体装置の製造方法を示す工程断面図 (図3)
- 本発明の実施の形態の半導体装置の製造方法を示す工程断面図【符号の説明】
- 101 シリコン基板
- 102 素子分離絶縁膜
- . 103 自然酸化膜
 - 104 シリコン窒化膜
 - 105 ジルコニウム金属
 - 106 ハフニウム酸化膜
 - 107 ジルコニウム酸化膜
 - 108 ジルコニウムシリケート膜
 - 109 チタン窒化膜
 - 110 サイドウオール

【書類名】

図面

【図1】




101 シリコン基板


102 STI


103 自然酸化膜

104 シリコン室化膜


105 ジルコニウム金属









【図2】




- 104 シリコン窒化膜
- 105 ジルコニウム金属
- 106 ハフニウム酸化膜
- 107 ジルコニウム酸化膜
- 108 ジルコニウム シリケート膜
- 109 チタン窒化膜






【図3】

109 チタン窒化膜 110 サイドウォール





【書類名】 要約書

【要約】

【課題】 金属酸化膜をゲート絶縁膜に備えた半導体装置において、薄いシリコン酸化膜換算膜厚を実現する。

【解決手段】 シリコン基板101上にシリコン窒化膜104を形成し、さらにスパッタ法などを用いてジルコニウム金属105及びハフニウム酸化膜106.を形成する。ハフニウム酸化膜堆積前にあらかじめジルコニウム金属を堆積しておくので、ハフニウム酸化膜堆積時に酸化種が供給されても、拡散する酸素はシリコン基板に達する前にジルコニウム金属の酸化に消費され、シリコン基板が酸化されることはなく、容量値の低下を防ぐことができる。

【選択図】 図1

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社